Generierung von FPGA Kernen auf Basis einer HLS-basierten Continuous Integration Pipeline für Experimente mit MePS am Zentrum für Hochleistungs-Strahlenquellen "ELBE"

Hochgeschwindigkeits-Digitizer sind in vielen Forschungsanlagen vertreten. Darunter auch an der derzeitig größten Forschungsanlage des Helmholtz-Zentrums Dresden-Rossendorfs (HZDRs), dem Elektronen Linearbeschleuniger mit hoher Brillanz und geringer Emittanz (ELBE). Dessen Primärstrahl ist die Grundlage für viele Experimente. Dazu gehört die am Monoenergetische Positronen-Spektroskopie (MePS) System durchgeführten Positronen-Annihilations-Lebensdauer-Spektroskopie (PALS), zur zerstörungsfreien Materialuntersuchung. Dabei ist eine Digitalisierung, Vorverarbeitung und Reduktion von großen Mengen an Messdaten, noch während der Durchführung des Experimentes notwendig. Die digitale Verarbeitung der Daten wird innerhalb des Digitizers von einem Field Programmable Gate Array (FPGA) vorgenommen. Um dessen Firmware zu modifizieren bedarf es spezielle Kenntnisse im Bereich des Hardwareentwurfs und hohen zeitlichen Aufwand.

In dieser Belegarbeit wurde die Implementierung eines Algorithmus zur Datenauswertung, unter Nutzung eines High-Level Synthese (HLS) Compilers und C/C++, sowie dessen Einbindung in eine herstellerspezifische Firmware untersucht. Zusammen mit der komplexen Firmwaregenerierung wurde ein Konzept zur Automatisierung der Erstellung des Bitstreams und Memory Configuration Files vorgestellt und für den produktiven Einsatz vereinfacht.

Die Evaluierung zeigt das die Adaptierung eines benutzerdefinierten Algorithmus, unter Einhaltung des Ressourcenbedarfs und der Taktfrequenz in die Firmware theoretisch realisierbar ist. Aufgrund von auftretenden Probleme konnte dies aber nicht auf dem FPGA des Digitizers im realen Versuchsaufbau abschließend getestet werden.